日本国特許庁

PATENT OFFICE
JAPANESE GOVERNMENT



別紙添付の書類に記載されている事項は下記の出願書類に記載されて る事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed ι this Office.

i 願年月日 ate of Application:

2000年 1月13日

朝 番 号 plication Number:

特願2000-004581

顧 人 licant (s):

日本電気株式会社

CERTIFIED COPY OF PRIORITY DOCUMENT

2000年10月20日

特許庁長官 Commissioner, Patent Office 及川耕



特2000-004581

【書類名】

特許願

【整理番号】

47500352PE

【あて先】

特許庁長官殿

【国際特許分類】

H04L 7/08

【発明者】

【住所又は居所】

東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】

高橋 次男

【特許出願人】

【識別番号】

000004237

【氏名又は名称】

日本電気株式会社

【代理人】

【識別番号】

100083987

【弁理士】

【氏名又は名称】

山内 梅雄

【手数料の表示】

【予納台帳番号】

016252

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】

9006535

【プルーフの要否】

सर

【書類名】 明細書

【発明の名称】 フレーム同期検出回路

【特許請求の範囲】

【請求項1】 所定のタイミングでフレーム化された受信データからあらか じめ決められたフレーム同期パタンを検出するフレーム同期パタン検出手段と、

このフレーム同期パタン検出手段の検出結果に基づいて前記フレーム同期パタンを探している状態としてのハンチング状態であるか否かを判定するハンチング状態判定手段と、

このハンチング状態判定手段によってハンチング状態にあると判定されたとき 前記受信データのフレームの先頭を示すフレームパルスの前後の所定の時間だけ 前記タイミングを停止させるタイミング停止手段 とを具備することを特徴とするフレーム同期検出回路。

【請求項2】 前記ハンチング状態判定手段によってハンチング状態にあると判定されたとき前記フレームパルスの前後の前記所定の時間を除いて前記フレーム同期パタン検出手段および前記ハンチング状態判定手段によるフレーム同期検出動作をリセットするリセット手段を備えることを特徴とする請求項1記載のフレーム同期検出回路。

【請求項3】 前記タイミング停止手段による停止タイミングと前記リセット手段によるリセットを行うタイミングとが異なることを特徴とする請求項2記載のフレーム同期検出回路。

【請求項4】 フレーム化された受信データからあらかじめ決められたフレ ーム同期パタンを検出するフレーム同期パタン検出手段と、

このフレーム同期パタン検出手段の検出結果に基づいて前記フレーム同期パタンを探している状態としてのハンチング状態であるか否かを判定するハンチング状態判定手段と、

このハンチング状態判定手段によってハンチング状態にあると判定されたとき 前記受信データのフレームの先頭を示すフレームパルスの前後の所定の時間だけ 前記受信データを固定化する受信データ固定化手段

とを具備することを特徴とするフレーム同期検出回路。

特2000-004581

【請求項5】 フレーム化された受信データからあらかじめ決められたフレーム同期パタンを検出するフレーム同期パタン検出手段と、

このフレーム同期パタン検出手段の検出結果に基づいて前記フレーム同期パタンを探している状態としてのハンチング状態であるか否かを判定するハンチング状態判定手段と、

このハンチング状態判定手段によってハンチング状態にあると判定されたとき 前記フレームパルスの前後の前記所定の時間を除いて前記フレーム同期パタン検 出手段および前記ハンチング状態判定手段によるフレーム同期検出動作をリセッ トするリセット手段

とを具備することを特徴とするフレーム同期検出回路。

【請求項6】 フレーム化された受信データからあらかじめ決められたフレーム同期パタンを検出するフレーム同期パタン検出手段と、

このフレーム同期パタン検出手段の検出結果に基づいて前記フレーム同期パタンを探している状態としてのハンチング状態であるか否かを判定するハンチング状態判定手段と、

このハンチング状態判定手段によってハンチング状態にあると判定されたとき 前記フレームパルスの前後の前記所定の時間だけ前段に接続された回路を停止さ せる回路停止制御手段

とを具備することを特徴とするフレーム同期検出回路。

【請求項7】 前記回路停止制御手段は前記回路の停止を解除するときフレーム同期検出動作のタイミングの停止を解除してから前記前段に接続された回路の停止を解除することを特徴とする請求項6記載のフレーム同期検出回路。

【請求項8】 所定のタイミングでフレーム化された受信データからあらか じめ決められたフレーム同期パタンを検出するフレーム同期パタン検出手段と、

このフレーム同期パタン検出手段の検出結果に基づいて前記フレーム同期パタンを探している状態としてのハンチング状態であるか否かを判定するハンチング状態判定手段と、

このハンチング状態判定手段によってハンチング状態にあると判定されたとき 前記受信データのフレームの先頭を示すフレームパルスの前後の所定の時間だけ 少なくとも回路内の一部を停止させる回路停止手段 とを具備することを特徴とするフレーム同期検出回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、フレーム同期検出回路に係わり、詳細には低消費電力化を図るフレーム同期検出回路に関する。

[0002]

【従来の技術】

光ファイバによる高速伝送技術として米国で開発された同期光通信網(Synchr onous Optical NETwork: SONET)技術を基礎として、多重化に必要な同期クロックを網として供給する網同期方式である同期デジタル・ハイアラーキ(Synchronous Digital Hierarchy:以下、SDHと略す。)技術が、国際電気通信連合電気通信標準化部門(International Telecommunication Union-Telecommunication: ITU-T)で標準化されている。このSDH技術による伝送システムで送受信されるSDH信号は、フレーム化構成される。フレーム化構成されたSDH信号は、送信側でフレームの特定位置に固定のフレーム同期パタンが配置され、受信側でこのフレーム同期パタンを認識してフレームの同期検出を行うことでフレーム位相を正確に認識し、所定フォーマットの信号の送受信を行う。このようなフレームの同期検出を行う回路を、フレーム同期検出回路という。

[0003]

図15は、このようなフレーム同期検出回路が適用されたSDH伝送装置の構成の概要を表わしたものである。このSDH伝送装置では、バックプレーン伝送、シェルフ間伝送、架間伝送等の比較的伝送距離が短いSDH信号による送受信が行われる。SDH伝送装置は、それぞれ光ファイバ10 $_1$ ~10 $_3$ を介してSDH信号を送受信するための第1~第3のインタフェース(InterFace:以下IFと略す。)盤11 $_1$ ~11 $_3$ と、SDH信号の送受信に必要な基準信号を発生させる基準信号発生盤12と、基準信号発生盤12で発生された基準信号に同期させて各IF盤からの伝送信号をクロスコネクトするクロスコネクト盤13とを備え

ている。

[0004]

第 $1 \sim$ 第 3 の 1 F盤 1 $1_1 \sim 1$ 1_3 は、それぞれ光ファイバ1 $0_1 \sim 1$ 0_3 を介して受信された例えば1 O G b p s の光信号である S D H 信号を光電変換し受信データ 1 $4_1 \sim 1$ 4_3 およびクロック信号 1 $5_1 \sim 1$ 5_3 を抽出する光電変換部 1 $6_1 \sim 1$ 6_3 と、各受信データおよびクロック信号からあらかじめ決められたフレームフォーマットにしたがって S D H 信号の S O H (Section OverHead) 部の終端処理を行う S O H 終端部 1 $7_1 \sim 1$ 7_3 と、S O H 終端部 1 $7_1 \sim 1$ 7_3 によって終端された受信データ 1 $8_1 \sim 1$ 8_3 とクロック信号 1 $9_1 \sim 1$ 9_3 からフレームの位相関係を示すポインタの付け替えを行って装置内フレームの先頭を示す装置内フレームパルスを基準に位相関係を調整するポインタ付替部 2 $0_1 \sim 2$ 0_3 とを備えている。

[0005]

[0006]

クロスコネクト盤13は、クロスコネクト部24を備え、各IF盤から出力された受信データのクロスコネクトスイッチを行う。

[0007]

 が抽出される。

[0008]

図16は、クロスコネクト部24の構成要部を表わしたものである。クロスコネクト部24は、各 I F盤に対応して、それぞれビット同期回路 $26_1\sim26_3$ と、フレーム同期検出回路 $27_1\sim27_3$ と、先入れ先出し(First-In First-Out:以下、F I F O と略す。)回路 $28_1\sim28_3$ とを備えている。さらに、クロスコネクト部24は、各 I F盤に対応した F I F O 回路 $28_1\sim28_3$ から読み出されたデータに対してクロスコネクトスイッチを行うファンクション部29を有している。

[0009]

IF盤のポインタ付替部 20_1 ~ 20_3 から出力されるデータ信号 25_1 ~ 25_3 は、上述したようにクロック信号成分が含まれており、ビット同期回路 26_1 ~ 26_3 では、それぞれ例えば共振周波数をあらかじめ決められたクロック信号の周波数とした共振回路からなるクロック信号抽出回路により、受信したデータ信号 25_1 ~ 25_3 から受信データ信号 30_1 ~ 30_3 と、クロック信号 31_1 ~ 31_3 を抽出する。

[0010]

フレーム同期回路 27_1 ~ 27_3 は、ビット同期回路 26_1 ~ 26_3 で抽出されたクロック信号 31_1 ~ 31_3 でビット同期された受信データ信号 30_1 ~ 30_3 に含まれる固定パタンのフレーム同期パタンを検出し、検出したフレーム同期パタンを基準にフレーム同期を行う。フレーム同期されたデータ信号 32_1 ~ 32_3 と、ビット同期回路 26_1 ~ 26_3 で抽出されたクロック信号 31_1 ~ 31_3 がそのまま出力されたクロック信号 33_1 ~ 33_3 は、FIFO回路 28_1 ~ 28_3 に供給される。

[0011]

FIFO回路 28_1 ~ 28_3 では、フレーム同期回路 27_1 ~ 27_3 でフレーム同期されたデータ信号 32_1 ~ 32_3 がクロック信号 33_1 ~ 33_3 に同期して書き込まれる。FIFO回路 28_1 ~ 28_3 は、基準信号発生盤 12 で生成された装置内クロック 22 および装置内 FP 23 が供給されており、FIFO回路内に書き込

特2000-004581

まれたデータは装置内FP23で特定されるフレームに関して、装置内クロック 22に同期して順次読み出される。

[0012]

図17は、このような構成のSDH伝送信号の動作タイミングを表わしたものである。同図(a)は、本来第1~第3のIF盤11 $_1$ ~11 $_3$ で受信されるデータから抽出される受信クロックのタイミングを示す。同図(b $_1$)~(b $_2$)は、第1~第3のIF盤11 $_1$ ~11 $_3$ を介して受信されたデータからFIFО回路2 $_1$ 28 $_3$ に書き込まれる時点のFPの位相関係を示す。同図(c $_1$)~(c $_2$ 4)は、FIF〇回路2 $_1$ 28 $_3$ から読み出される時点のFPの位相関係を示す。同図(d)は、FIF〇回路2 $_1$ 28 $_3$ 6よる位相吸収範囲35における部分を拡大したときの装置内クロックのタイミングを示す。同図(e $_1$)~(e $_1$)4、FIF〇回路2 $_1$ 28 $_3$ 6よる位相吸収範囲35における部分を拡大したときの各IF盤のFP関係を示す。

[0013]

すなわち、同図(b-1)~(b-3)に示すように各IF盤では受信されたデータは、同図(a)に示す本来の受信クロックに対して位相差のずれが生ずるばかりでなく、同図(b-4)に示す基準信号発生盤12によって発生された装置内FP23との間でも位相のずれが生ずる。これらは、物理的な伝送距離の違いや各IF盤における回路構成の違いにより、クロスコネクト盤13に到達するFPの位相がそれぞれ時間的にばらつきが生ずることに起因する。このため、SDH伝送装置では、クロスコネクト部24において、クロスコネクトスイッチを行う直前に、フレーム同期回路27 $_1$ ~27 $_3$ でフレーム同期検出を行いフレーム位相を検出した後、FIFO回路28 $_1$ ~28 $_3$ によって基準信号発生盤12によって発生された装置内クロック信号に同期して読み出すことによって同図($_1$ 0~($_1$ 0)~($_1$ 0)に示すように各IF盤における受信データの位相差調整を行う

[0014]

その結果、28時間のFIFO位相吸収範囲35における部分では、各IF盤で受信されたデータの位相と基準信号発生盤12によって発生された装置内FP

23との間の位相が完全に一致した状態で、クロスコネクトスイッチングが行われる。

[0015]

ところで、近年の集積化技術の発展により大規模集積回路(Large Scale Inte grated circuit: LSI)化された通信デバイスの処理能力が向上し、通信技術の発展により増大した通信データ量に対して、1つのLSIで複数のSDH信号を取り込んで処理を行うことが可能となった。例えば、LSI化された通信デバイスに、622Mビット毎秒(bps)のSTS(Synchronous Transport Sign al:同期転送信号)-12信号を50チャネル分以上も処理することが行われるようになっている。しかしながら、このような複数チャネルのSDH信号を取り扱う場合には、上述したようにフレーム同期検出回路も当然複数チャネル分必要とするため、その低消費電力化が必要となる。

[0016]

このような低消費電力化を図るフレーム同期検出回路としては、例えば特開昭 63-110840号公報「同期検出回路」に開示されているように、受信した シリアルデータをパラレルデータに変換した後、フレーム同期を検出させるよう にすることで、パラレルデータ本数分の1の周波数で動作させることができ、その分消費電力を低減させる。

[0017]

また、フレーム同期検出後、次のフレーム同期パタンの検出タイミングを正確 に予測できることから、次のフレーム同期パタン検出タイミングまでフレーム同 期検出回路のクロック信号を停止させて消費電力の低減を図るフレーム同期検出 回路がある。

[0018]

【発明が解決しようとする課題】

しかしながら従来のフレーム同期検出回路では、回路自体におけるある程度の 消費電力の低減化を図ることができるが、フレーム同期パタンを探している間で あるハンチング状態において、常に回路が動作してしまい、その状態において消 費電力が大きいという問題がある。 [0019]

一般的に、通常の使用状態にある限りハンチング状態にある期間は短く、すぐに同期状態に移行するため、ハンチング状態における消費電力が回路全体の消費電力に占める割合としてはさほど問題とはならないが、回路断等の障害発生時におけるハンチング状態が長く継続した場合には、複数チャネルでも障害発生によるハンチング状態となる場合がある。その場合、ハンチング状態における消費電力が増大し、LSIチップの熱問題で信頼性が著しく劣化してしまう。したがって、全チャネルでハンチング状態が継続した場合であっても、熱問題により信頼性が劣化しないように、低消費電力化を図る必要がある。

[0020]

そこで本発明の目的は、ハンチング状態において消費電力の増加を抑えるフレ ーム同期検出回路を提供することにある。

[0021]

【課題を解決するための手段】

請求項1記載の発明では、(イ)所定のタイミングでフレーム化された受信データからあらかじめ決められたフレーム同期パタンを検出するフレーム同期パタン検出手段と、(ロ)このフレーム同期パタン検出手段の検出結果に基づいてフレーム同期パタンを探している状態としてのハンチング状態であるか否かを判定するハンチング状態判定手段と、(ハ)このハンチング状態判定手段によってハンチング状態にあると判定されたとき受信データのフレームの先頭を示すフレームパルスの前後の所定の時間だけタイミングを停止させるタイミング停止手段とをフレーム同期検出回路に具備させる。

[0022]

すなわち請求項1記載の発明では、フレーム同期パタンの検出結果に基づいてフレーム同期パタンを探している状態としてのハンチング状態であるか否かを判定し、ハンチング状態にあると判定されたとき受信データのフレームの先頭を示すフレームパルスの前後の所定の時間だけタイミング停止手段によりタイミングを停止させる。

[0023]

特2000-004581

請求項2記載の発明では、請求項1記載のフレーム同期検出回路で、ハンチング状態判定手段によってハンチング状態にあると判定されたときフレームパルスの前後の所定の時間を除いてフレーム同期パタン検出手段およびハンチング状態判定手段によるフレーム同期検出動作をリセットするリセット手段を備えることを特徴としている。

[0024]

すなわち請求項2記載の発明では、さらにハンチング状態にあると判定された ときフレームパルスの前後の所定の時間を除いてフレーム同期動作をリセットす るようにしている。

[0025]

請求項3記載の発明では、請求項2記載のフレーム同期検出回路で、タイミング停止手段による停止タイミングとリセット手段によるリセットを行うタイミングとが異なることを特徴としている。

[0026]

すなわち請求項3記載の発明では、フレームパルスの前後の所定の時間を基準 に互いに異なるタイミングでタイミング停止およびリセットを行うようにしてい る。

[0027]

請求項4記載の発明では、(イ)フレーム化された受信データからあらかじめ 決められたフレーム同期パタンを検出するフレーム同期パタン検出手段と、(ロ)このフレーム同期パタン検出手段の検出結果に基づいてフレーム同期パタンを 探している状態としてのハンチング状態であるか否かを判定するハンチング状態 判定手段と、(ハ)このハンチング状態判定手段によってハンチング状態にある と判定されたとき受信データのフレームの先頭を示すフレームパルスの前後の所 定の時間だけ受信データを固定化する受信データ固定化手段とをフレーム同期検 出回路に具備させる。

[0028]

すなわち請求項4記載の発明では、フレーム同期パタンの検出結果に基づいて フレーム同期パタンを探している状態としてのハンチング状態であるか否かを判 定し、ハンチング状態にあると判定されたとき受信データのフレームの先頭を示すフレームパルスの前後の所定の時間だけ受信データ固定化手段により受信データを固定化する。

[0029]

請求項5記載の発明では、(イ)フレーム化された受信データからあらかじめ 決められたフレーム同期パタンを検出するフレーム同期パタン検出手段と、(ロ) このフレーム同期パタン検出手段の検出結果に基づいてフレーム同期パタンを 探している状態としてのハンチング状態であるか否かを判定するハンチング状態 判定手段と、(ハ)このハンチング状態判定手段によってハンチング状態にある と判定されたときフレームパルスの前後の所定の時間を除いてフレーム同期パタ ン検出手段およびハンチング状態判定手段によるフレーム同期検出動作をリセッ トするリセット手段とをフレーム同期検出回路に具備させる。

[0030]

すなわち請求項5記載の発明では、フレーム同期パタンの検出結果に基づいてフレーム同期パタンを探している状態としてのハンチング状態であるか否かを判定し、ハンチング状態にあると判定されたとき受信データのフレームの先頭を示すフレームパルスの前後の所定の時間だけリセット手段によりフレーム同期検出動作をリセットさせる。

[0031]

請求項6記載の発明では、(イ)フレーム化された受信データからあらかじめ 決められたフレーム同期パタンを検出するフレーム同期パタン検出手段と、(ロ)このフレーム同期パタン検出手段の検出結果に基づいてフレーム同期パタンを 探している状態としてのハンチング状態であるか否かを判定するハンチング状態 判定手段と、(ハ)このハンチング状態判定手段によってハンチング状態にある と判定されたときフレームパルスの前後の所定の時間だけ前段に接続された回路 を停止させる回路停止制御手段とをフレーム同期検出回路に具備させる。

[0032]

すなわち請求項 6 記載の発明では、フレーム同期パタンの検出結果に基づいてフレーム同期パタンを探している状態としてのハンチング状態であるか否かを判

定し、ハンチング状態にあると判定されたとき受信データのフレームの先頭を示すフレームパルスの前後の所定の時間だけ回路停止制御手段により前段に接続された回路を停止させる。

[0033]

請求項7記載の発明では、請求項6記載の発明で、前記回路停止制御手段は前 記回路の停止を解除するときフレーム同期検出動作のタイミングの停止を解除し てから前記前段に接続された回路の停止を解除することを特徴としている。

[0034]

すなわち請求項7記載の発明では、回路停止制御手段による回路停止解除する順番として、フレーム同期検出動作のタイミングの停止を解除してから前段に接続された回路の停止を解除するようにしたので、立ち上げ直後に鈍るタイミング信号を除去し、安定動作を実現することができる。

[0035]

請求項8記載の発明では、(イ)所定のタイミングでフレーム化された受信データからあらかじめ決められたフレーム同期パタンを検出するフレーム同期パタン検出手段と、(ロ)このフレーム同期パタン検出手段の検出結果に基づいてフレーム同期パタンを探している状態としてのハンチング状態であるか否かを判定するハンチング状態判定手段と、(ハ)このハンチング状態判定手段によってハンチング状態にあると判定されたとき受信データのフレームの先頭を示すフレームパルスの前後の所定の時間だけ少なくとも回路内の一部を停止させる回路停止手段とをフレーム同期検出回路に具備させる。

[0036]

すなわち請求項 8 記載の発明では、フレーム同期パタンの検出結果に基づいてフレーム同期パタンを探している状態としてのハンチング状態であるか否かを判定し、ハンチング状態にあると判定されたとき受信データのフレームの先頭を示すフレームパルスの前後の所定の時間だけ回路停止手段により、少なくとも回路内の一部を停止させる。

[0037]

【発明の実施の形態】

[0038]

【実施例】

以下実施例につき本発明を詳細に説明する。

[0039]

第1の実施例

[0040]

図1は、本発明の第1の実施例におけるフレーム同期検出回路の構成の概要を表わしたものである。第1の実施例におけるフレーム同期検出回路は、受信データ40からあらかじめ決められたフレーム同期パタンを検出するフレーム同期パン検出回路41と、フレーム同期パタン検出回路41によるフレーム同期パタンの検出をトリガにしてこれ以降あらかじめ決められたフレーム期間をカウントする受信側フレームカウンタ42と、受信フレームカウンタ42によってカウントされたフレームタイミングに同期してフレーム同期パタン検出回路41におけるフレーム同期検出にしたがう所定の状態遷移判定を行う状態遷移判定回路43とを備えている。

[0041]

フレーム同期パタン検出回路41には、同期検出クロック44が入力されており、この同期検出クロック44に同期して受信データ40からあらかじめ決められたフレーム同期パタンを検出する。同期検出クロック44は、第1のゲート45により、受信データに含まれるクロック信号成分として抽出された受信クロック46と第2のゲート47の出力信号48との間で論理積演算されたものである

[0042]

受信側フレームカウンタ42は、受信クロック46に同期して、フレーム同期 パタン検出回路41によって一旦検出されたフレーム同期パタンをトリガにして 、これ以降あらかじめ決められたフレーム期間を周期的にカウントして、フレー ム同期パタン検出回路41および状態遷移判定回路43に対して出力するフレー ムタイミングを生成する。

[0043]

状態遷移判定回路43は、同期クロック44に同期してフレーム同期パタン検 出回路41によって検出されるフレーム同期検出状態に応じてあらかじめ決めら れた状態遷移図にしたがって状態遷移を行うとともに、所定のハンチング状態に 遷移したときにハンチング状態信号49を第2のゲート47に対して出力する。 また、状態遷移に伴う各状態の状態信号は適宜フレーム同期パタン検出回路41 あるいは受信側フレームカウンタ42に供給される。

[0044]

これらフレーム同期パタン検出回路41、受信側フレームカウンタ42および 状態遷移判定回路43にはリセット50が入力され、このリセット50により初 期化される。

[0045]

また、第1の実施例におけるフレーム同期検出回路は、装置内位相フレームカウンタ51を備え、受信フレームイネーブル信号52を出力するようになっている。装置内位相フレームカウンタ51には、装置内で生成され装置内信号の動作基準となる装置内クロック53と装置内で伝送されるフレーム信号の先頭を示す装置内FP54が入力され、装置内クロック53に同期して装置内FP54がほぼ中心となるようなタイミングで"28+α"ナノ秒([nsec])のパルス幅の受信フレームイネーブル信号52を生成する。ここで、"δ"は、装置系の遅延変動量を考慮して決められた値であって、例えばフレーム同期検出回路の動作に要する時間と後段に接続される位相調整用のFIFO回路の遅延変動量吸収範囲時間とのうちいずれか大きい方の値とする。また、"α"は、マージンであって、回路精度やデバイスの遅延変動を考慮して決められる。

[0046]

第2のゲート47は、この受信フレームイネーブル信号52と、状態遷移判定回路43から出力されるハンチング状態信号49の否定論理との間で論理和演算された出力信号48を生成する。すなわち、ハンチング状態信号49にかかわらず、受信フレームイネーブル信号52がイネーブル状態である"2δ+α"[nsec]の期間では、第2のゲート47が出力する出力信号48は論理レベル"H"で第1のゲート45に対して供給されるため、フレーム同期パタン検出回路

4 1 および状態遷移判定回路 4 3 には受信クロック 4 6 がそのまま供給される。また、ハンチング状態信号 4 9 によりハンチング状態ではなく、受信フレームイネーブル信号 5 2 がディスイネーブル状態の区間でも、第 2 のゲート 4 7 が出力する出力信号 4 8 は論理レベル "H"で第 1 のゲート 4 5 に対して供給されるため、フレーム同期パタン検出回路 4 1 および状態遷移判定回路 4 3 には受信クロック 4 6 がそのまま供給される。一方、ハンチング状態信号 4 9 によりハンチング状態であって、受信フレームイネーブル信号 5 2 がディスイネーブル状態の区間では、第 2 のゲート 4 7 が出力する出力信号 4 8 は論理レベル "L"で第 1 のゲート 4 5 に対して供給されるため、フレーム同期パタン検出回路 4 1 および状態遷移判定回路 4 3 には受信クロック 4 6 が供給されず、フレーム同期検出回路は停止状態となる。この受信フレームイネーブル信号 5 2 の状態に応じてフレーム同期検出回路を停止状態とした場合であっても、図 1 5 で説明したように各 I F盤のポインタ付替部において、装置内 F P を基準にある程度の位相調整が行われているので、フレーム同期検出動作に支障はない。

[0047]

以下、このような第1の実施例におけるフレーム同期検出回路の要部について 説明する。

[0048]

図2は、図1に示したフレーム同期パタン検出回路41の構成要部を表わしたものである。第1の実施例におけるフレーム同期パタン検出回路41は、シフトレジスタ部60と、パタン比較部61とを備えている。シフトレジスタ部60は、シリアルデータとして入力される受信データ40を同期クロック44に同期して1ビットずつシフトして、各ビットデータをパタン比較部61に対して出力する。またシフトレジスタ部60は、リセット50により内部の保持データが初期化される。パタン比較部61は、あらかじめ決められたフレーム同期パタンを保持しており、この保持しているフレーム同期パタンと、同期クロック44に同期してシフトレジスタ部60でシフトされたパラレルデータとを1ビットずつ比較する。このパタン比較部61は、受信側フレームカウンタ42によって生成されたフレームタイミング62ごとに、シフトレジスタ部60から供給されるパラレ

特2000-004581

ルデータと所定のフレーム同期パタンとを比較する。この比較結果は、それぞれ 同期パタン検出信号63、64として、状態遷移判定回路43および受信側フレ ームカウンタ42に対して出力される。

[0049]

受信側フレームカウンタ42は、初期状態でフレーム同期パタン検出回路41に対して同期パタン検出タイミングを出力しており、フレーム同期パタン検出回路41から出力される同期パタン検出信号により同期パタンが一旦検出されると、それ以降受信クロック46に同期してあらかじめ決められたフレーム期間をカウントし、そのフレーム期間ごとにフレームタイミング62をフレーム同期パタン検出回路41および状態遷移判定回路43に対して出力するようになっている

[0050]

図3は、図1に示した状態遷移判定回路43で状態判定を行うための状態遷移 図の概要を表わしたものである。この状態遷移図では、リセット状態70と、ハンチング状態71と、後方保護状態72と、前方保護状態73とを有し、同期クロック44に同期して、フレームタイミングで特定されるタイミングで、フレーム同期パタン検出回路41によって検出される同期パタン検出信号およびリセット50に応じて、各状態間の遷移を行う。フレーム同期パタンを探しているハンチング状態に対して、後方保護状態72および前方保護状態73はフレーム同期パタンを既に検出している同期状態74である。

[0051]

リセット状態70では、リセット50が入力されるとリセット状態のままで(遷移75)、リセット50が解除されると、同期クロック44に同期してフレー ムタイミングで特定されるタイミングで、ハンチング状態71に遷移する(遷移 76)。

[0052]

ハンチング状態71では、リセット50が入力されるとリセット状態70に遷移する(遷移77)が、フレーム同期パタン検出回路41からの同期パタン検出信号63により同期パタンが検出されると、後方保護状態72に遷移する(遷移

78).

[0053]

後方保護状態72では、リセット50が入力されるとリセット状態70に遷移する(遷移79)が、フレーム同期パタン検出回路41からの同期パタン検出信号63により同期パタンの一致検出が所定の(n-1)回以下連続したときは遷移せず(遷移80)、同期パタンの一致検出が連続してn回になると、前方保護状態73に遷移する(遷移81)。後方保護状態72で、フレーム同期パタン検出回路41からの同期パタン検出信号63により同期パタンの不一致が検出されたときには、再びハンチング状態71に遷移する(遷移82)。

[0054]

前方保護状態73では、リセット50が入力されるとリセット状態70に遷移する(遷移83)が、フレーム同期パタン検出回路41からの同期パタン検出信号63により同期パタンの一致検出あるいは同期パタンの不一致検出が所定の(m-1)回以下連続したときは遷移しない(遷移84、85)。しかし、同期パタンの不一致検出が連続してm回になると、ハンチング状態71に遷移する(遷移86)。

[0055]

このような状態遷移を判定する状態遷移判定回路43は、ハンチング状態71 に遷移している状態においてハンチング状態信号49を出力する。

[0056]

図4は、図1に示した装置内位相フレームカウンタ51の構成要部を表わしたものである。第1の実施例における装置内位相フレームカウンタ51は、第1および第2のカウンタ90、91と、受信フレームイネーブル生成回路92とを備えている。第1のカウンタ90は、装置内クロック53に同期して、装置内FP54の立ち上がりあるいは立ち下がりエッジから" δ + α 1" [nsec] だけカウントする。第2のカウンタ91は、装置内クロック53に同期して、装置内FP54の立ち上がりあるいは立ち下がりエッジから" τ -(δ + α 2)" [nsec] だけカウントする。ここで、" τ "は1フレーム時間であり、" α 1" および" α 9"はその和が" α "である。

[0057]

受信フレームイネーブル生成回路 92 は、第1 のカウンタ90 によってカウントされた装置内 FP54 の立ち上がりあるいは立ち下がりエッジから " $\delta+\alpha_1$ " [nsec] 経過後、受信フレームイネーブル信号 52 の論理レベルを "L"にし、第2 のカウンタ91 によってカウントされた装置内 FP54 の立ち上がりあるいは立ち下がりエッジから " $\delta+\alpha_2$ " [nsec] 経過後、受信フレームイネーブル信号 52 の論理レベルを "H"にする。

[0058]

次に、このような構成のフレーム同期検出回路の動作タイミングについて説明 する。

[0059]

図5は、第1の実施例におけるフレーム同期検出回路で、ハンチング状態における動作タイミングを表わしたものである。同図(a-1)は、受信クロック46の動作タイミングを示す。同図(a-2)は、受信フレームイネーブル信号52の動作タイミングを示す。同図(a-3)は、第1のゲート出力信号である同期クロック44の動作タイミングを示す。同図(a-4)は、装置内クロック53の動作タイミングを示す。同図(a-5)は、装置内FP54の動作タイミングを示す。同図(a-6)は、ハンチング状態信号49の動作タイミングを示す

[0060]

同図(b-1)は、期間100における受信クロック46の動作タイミングの拡大図を示す。同図(b-2)は、期間100における受信フレームイネーブル信号52の動作タイミングの拡大図を示す。同図(b-3)は、期間100における第2のゲート47の出力信号48の動作タイミングの拡大図を示す。同図(b-4)は、期間100における第1のゲート45の出力信号44の動作タイミングの拡大図を示す。同図(b-5)は、期間100における装置内クロック53の動作タイミングの拡大図を示す。同図(b-6)は、期間100における装置内100における装置内1000における装置内1000における装置内1000における装置内1000における装置内1000における装置内1000における装置内1000における装置内1000における装置内1000における装置内1000における装置内1000における装置内1000における装置内1000における装置内10000における表

[0061]

すなわち同図(a - 1)に示すように受信クロック46が入力され、同図(a - 4)および同図(a - 5)に示すタイミングで装置内クロック53および装置内FP54が生成されているとき、装置内位相フレームカウンタ51は同図(a - 2)に示すように装置内FP54をほぼ中心とした"2 8 + a" [n s e c]のパルス幅の受信フレームイネーブル信号52を生成する。同図(a - 6)に示す期間100では、ハンチング状態信号49によりハンチング状態にあることから、第2のゲート47の出力信号48は同図(b - 3)に示すタイミングで出力される。したがって、この出力信号48の論理レベルが"H"の期間のみ、同図(a - 3)および同図(b - 4)に示すように第1のゲート45の出力信号である同期クロック44がフレーム同期パタン検出回路41および状態遷移判定回路43に供給される。これにより、フレーム同期検出回路は、ハンチング状態にあるとき、受信フレームイネーブル信号52の論理レベルが"H"のときのみ動作することになる。

[0062]

図6は、第1の実施例におけるフレーム同期検出回路で、ハンチング状態から同期状態に移行するときの動作タイミングを表わしたものである。同図(a-1)は、受信クロック46の動作タイミングを示す。同図(a-2)は、受信フレームイネーブル信号52の動作タイミングを示す。同図(a-3)は、第1のゲート出力信号である同期クロック44の動作タイミングを示す。同図(a-4)は、装置内クロック53の動作タイミングを示す。同図(a-5)は、装置内FP54の動作タイミングを示す。同図(a-6)は、ハンチング状態信号49の動作タイミングを示す。

[0063]

 号44の動作タイミングの拡大図を示す。同図(b-6)は、期間101における装置内クロック53の動作タイミングの拡大図を示す。同図(b-7)は、期間101における装置内FP54の動作タイミングの拡大図を示す。

[0064]

すなわち同図(a - 1)に示すように受信クロック46が入力され、同図(a - 4)および同図(a - 5)に示すタイミングで装置内クロック53および装置内FP54が生成されているとき、装置内位相フレームカウンタ51は同図(a - 2)に示すように装置内FP54をほぼ中心とした"26+α" [nsec]のパルス幅の受信フレームイネーブル信号52を生成する。同図(a - 6)および同図(b - 3)に示す期間101では、ハンチング状態信号49によりハンチング状態から同期状態に移行することから、第2のゲート47の出力信号48は同図(b - 4)に示すタイミングで出力される。したがって、この出力信号48の論理レベルが"H"の期間で、同図(a - 3)および同図(b - 5)に示すように第1のゲート45の出力信号である同期クロック44がフレーム同期パタン検出回路41および状態遷移判定回路43に供給される。これにより、フレーム同期検出回路は、ハンチング状態にあるときは受信フレームイネーブル信号52が論理レベル"H"のときのみ動作し、同期状態にあるときは常に動作することになる。

[0065]

図7は、第1の実施例におけるフレーム同期検出回路で、同期状態からハンチング状態に移行するときの動作タイミングを表わしたものである。同図(a-1)は、受信クロック46の動作タイミングを示す。同図(a-2)は、受信フレームイネーブル信号52の動作タイミングを示す。同図(a-3)は、第1のゲート出力信号である同期クロック44の動作タイミングを示す。同図(a-4)は、装置内クロック53の動作タイミングを示す。同図(a-5)は、装置内FP54の動作タイミングを示す。同図(a-6)は、ハンチング状態信号49の動作タイミングを示す。

[0066]

同図(b-1)は、期間102における受信クロック46の動作タイミングの

拡大図を示す。同図(b-2)は、期間102における受信フレームイネーブル信号52の動作タイミングの拡大図を示す。同図(b-3)は、期間102におけるハンチング状態信号49の動作タイミングの拡大図を示す。同図(b-4)は、期間102における第2のゲート47の出力信号48の動作タイミングの拡大図を示す。同図(b-5)は、期間102における第1のゲート45の出力信号44の動作タイミングの拡大図を示す。同図(b-6)は、期間102における装置内クロック53の動作タイミングの拡大図を示す。同図(b-7)は、期間102における装置内FP54の動作タイミングの拡大図を示す。

[0067]

すなわち同図(a - 1)に示すように受信クロック46が入力され、同図(a - 4)および同図(a - 5)に示すタイミングで装置内クロック53および装置内FP54が生成されているとき、装置内位相フレームカウンタ51は同図(a - 2)に示すように装置内FP54をほぼ中心とした"28+a"[nsec]のパルス幅の受信フレームイネーブル信号52を生成する。同図(a - 6)および同図(b - 3)に示す期間102では、ハンチング状態信号49により同期状態からハンチング状態に移行することから、第2のゲート47の出力信号48は同図(b - 4)に示すタイミングで出力される。したがって、この出力信号48の論理レベルが"H"の期間で、同図(a - 3)および同図(b - 5)に示すように第1のゲート45の出力信号である同期クロック44がフレーム同期パタン検出回路41および状態遷移判定回路43に供給される。これにより、フレーム同期検出回路は、同期状態にあるときは常に動作し、ハンチング状態にあるときは受信フレームイネーブル信号52が論理レベル"H"のときのみ動作することになる。

[0068]

このように第1の実施例におけるフレーム同期検出回路では、装置内位相フレームカウンタ51を設け、装置内FP54を中心に"2δ+α" [nsec]のパルス幅の受信フレームイネーブル信号52を生成するようにした。そして、状態遷移判定回路43によりフレーム同期パタンが見つからずに探している状態であるハンチング状態のときには、この受信フレームイネーブル信号52によって

イネーブル状態にあるときのみ同期クロックをフレーム同期パタン検出回路41 および状態遷移判定回路43に供給するようにした。これにより、ハンチング状態においてフレーム同期検出回路の動作区間を " $2\delta+\alpha$ " [nsec] にのみ限定させることができるので、1フレーム周期を " τ " [nsec] としたときのフレーム同期検出回路の動作割合は " $(2\delta+\alpha)$ $/\tau$ " とすることができる。特に相補型金属酸化膜半導体(Complementary Metal-Oxide Semiconductor:以下、CMOSと略す。)プロセスにより製造されたLSIでは、消費電力が動作周波数に比例するため、ハンチング状態における消費電力を " $(2\delta+\alpha)$ $/\tau$ " とすることが可能となる。例えば、SDHシステムにおいて1フレーム周期が125マイクロ秒($[\mu s]$)で、 " δ " を "150 [nsec]"(プリント基板の配線長に換算すると、約20メートル([m])分の位相差吸収に相当する。)、マージン " α " を "200 [nsec]"とすると、次のようになる

[0069]

 $2\delta + \alpha = 2 \times 150 + 200 \text{ [n se c]} = 500 \text{ [n se c]} = 0.5 \text{ [}$ $\mu \text{ s]} \qquad \cdots \qquad (1)$

0.
$$5 [\mu s] / 125 [\mu s] = 0.004 = 0.4\%$$
 · · · (2)

すなわち、ハンチング状態における消費電力を 0.4%に抑え、大幅に消費電力を低減させることができる。フレーム同期検出回路の実動作においても、発明者のシミュレーション結果によれば、 0.25 [μm] プロセスのスタンダードセルで製造したチップの消費電力を、 5%ハント時において従来の約750ミリワットから約256ミリワットに低減することができる。

[0071]

第2の実施例

[0072]

第1の実施例におけるフレーム同期検出回路では、第2のゲート47において、状態遷移判定回路43からのハンチング状態信号49から装置内位相フレームカウンタ51で生成した受信フレームイネーブル信号52により生成した出力信

号48を用いて、第1のゲート45で受信クロック46をマスクすることによって、ハンチング状態で受信フレームイネーブル信号52のディスイネーブル状態の区間の同期クロック44の供給を停止させるようにしていたが、これに限定されるものではない。第2の実施例におけるフレーム同期検出回路では、受信クロック46のみならず、ハンチング状態でリセット50についてもマスクすることで、さらに消費電力の低減を図るようにしている。

[0073]

図8は、第2の実施例におけるフレーム同期検出回路の構成の概要を表わしたものである。ただし、図1に示す第1の実施例におけるフレーム同期検出回路と同一部分には同一符号を付し、適宜説明を省略する。第2の実施例におけるフレーム同期検出回路は、第1の実施例におけるフレーム同期検出回路と同様に、フレーム同期パン検出回路41と、受信側フレームカウンタ42と、状態遷移判定回路43と、装置内位相フレームカウンタ51とを備えている。

[0074]

ただ、第2の実施例におけるフレーム同期検出回路は、第3のゲート110を備え、第2のゲート47の出力信号48とリセット50とからマスクリセット11を生成し、フレーム同期パタン検出回路41および状態遷移判定回路43に供給される点で、第1の実施例におけるフレーム同期検出回路と異なる。第3のゲート110は、第2のゲート47の出力信号48の否定論理とリセット50との間の論理和演算されたマスクリセット111を生成する。これにより、通常のリセット50がイネーブル状態のときのみならず、ハンチング状態で装置内位相フレームカウンタ51によって生成される受信フレームイネーブル代態となる。イスイネーブル状態のときにはマスクリセット50がイネーブル状態となる。

[0075]

フレーム同期検出回路では、ハンチング状態で受信フレームイネーブル信号 5 2 がディスイネーブル状態の期間では、状態遷移判定回路 4 3 における状態遷移を保持するレジスタがノイズ等の何らかの原因により誤動作し、内部において状態の遷移が発生するといった、想定外の事態が起こる可能性がある。特に、第 1 の実施例におけるフレーム同期検出回路ではハンチング状態における消費電力を

低減するためクロック供給自体を停止させているため、異常遷移のチェック回路 も停止し、フレーム同期検出回路全体が入力信号の如何にかかわらず所定の状態 から遷移しないデッドロック状態に陥ることもある。そこで、第2の実施例にお けるフレーム同期検出回路では、このようなハンチング状態で受信フレームイネ ーブル信号52がディスイネーブル状態の期間に、上述した第3のゲート110 によって生成されたマスクリセット111によりフレーム同期パタン検出回路4 1および状態遷移判定回路43を強制的に初期化するようにしている。

[0076]

このように第2の実施例におけるフレーム同期検出回路では、第1の実施例におけるフレーム同期検出回路に対して第3のゲート110を設け、通常のリセット50がイネーブル状態のときのみならず、ハンチング状態で装置内位相フレームカウンタ51によって生成される受信フレームイネーブル信号52がディスイネーブル状態のとき、フレーム同期パタン検出回路41および状態遷移判定回路43を強制的に初期化するようにした。これにより、図3に示した状態遷移図から明らかなようにリセット解除後にはハンチング状態となるため、このようなマスクリセット111による強制的な初期化を行っても、回路動作に支障はなく、例えばクロック供給を停止した場合にノイズ等による誤動作に伴うデッドロックを回避して効果的にハンチング状態における消費電力を低減することができる。

[0077]

第3の実施例

[0078]

第2の実施例におけるフレーム同期検出回路では、ハンチング状態で受信側フレームイネーブル信号52によりディスイネーブル状態となったとき、フレーム同期パタン検出回路41および状態遷移判定回路43に対する同期クロック44の供給停止と、マスクリセット111による強制初期化とを同一タイミングで行うようにしていたが、これに限定されるものではない。第3の実施例におけるフレーム同期検出回路では、互いに異なるタイミングでフレーム同期パタン検出回路41および状態遷移判定回路43に対する同期クロック44の供給停止と、マスクリセット111による強制初期化とを行うようにしている。

[0079]

図9は、第3の実施例におけるフレーム同期検出回路の構成の概要を表わしたものである。ただし、図8に示す第2の実施例におけるフレーム同期検出回路と同一部分には同一符号を付し、適宜説明を省略する。第3の実施例におけるフレーム同期検出回路は、第2の実施例におけるフレーム同期検出回路と同様に、フレーム同期パン検出回路41と、受信側フレームカウンタ42とを備えている。第3の実施例におけるフレーム同期検出回路では、装置内位相フレームカウンタ120において、ともに装置内クロック53に同期して装置内FP54をほぼ中心となるようなタイミングでそれぞれ"2 δ + α " [nsec] と"2 δ + α ." [nsec] のパルス幅を有する第1および第2の受信フレームイネーブル信号121、122を生成する点が、第2の実施例におけるフレーム同期検出回路と異なる。ここで、" α ."は、" α "同様に、マージンであって回路精度やデバイスの遅延変動を考慮して決められる。

[0080]

さらに第3の実施例におけるフレーム同期検出回路は、第4のゲート123を備え、第2の受信フレームイネーブル信号122と、状態遷移判定回路43から出力されるハンチング状態信号49の否定論理との間で論理和演算された出力信号124を生成する。この出力信号124は、第3のゲート110に対して供給される。すなわち、ハンチング状態信号49にかかわらず、第2の受信フレームイネーブル信号122がイネーブル状態である"28+α′" [nsec]の期間では、第4のゲート123が出力する出力信号124は論理レベル"H"で第3のゲート110に対して供給されるため、リセット50の状態に応じてフレーム同期パタン検出回路41および状態遷移判定回路43が初期化される。また、ハンチング状態で第2の受信フレームイネーブル信号122がディスイネーブル状態のとき、第3のゲート110に対して論理レベル"L"が供給されるため、マスクリセット111によりフレーム同期パタン検出回路41および状態遷移判定回路43を強制的に初期化する。さらに、ハンチング状態ではなく、第2の受信フレームイネーブル信号122がディスイネーブル状態の区間でも、第4のゲート123が出力する出力信号124は論理レベル"H"で第3のゲート110

に対して供給されるため、フレーム同期パタン検出回路41および状態遷移判定 回路43にはリセット50がそのまま供給される。

[0081]

また、第2のゲート47は、第1の受信フレームイネーブル信号121と、状 態遷移判定回路43から出力されるハンチング状態信号49の否定論理との間で 論理和演算された出力信号48を生成する。すなわち、ハンチング状態信号49 にかかわらず、第1の受信フレームイネーブル信号121がイネーブル状態であ る "2 δ + α" [n s e c] の期間では、第 2 のゲート 4 7 が出力する出力信号 48は論理レベル "H" で第1のゲート45に対して供給されるため、フレーム 同期パタン検出回路41および状態遷移判定回路43には受信クロック46がそ のまま供給される。また、ハンチング状態信号49によりハンチング状態ではな く、第1の受信フレームイネーブル信号121がディスイネーブル状態の区間で も、第2のゲート47が出力する出力信号48は論理レベル"H"で第1のゲー ト45に対して供給されるため、フレーム同期パタン検出回路41および状態遷 移判定回路43には受信クロック46がそのまま供給される。一方、ハンチング 状態信号49によりハンチング状態であって、第1の受信フレームイネーブル信 号121がディスイネーブル状態の区間では、第2のゲート47が出力する出力 信号48は論理レベル"L"で第1のゲート45に対して供給されるため、フレ ーム同期パタン検出回路41および状態遷移判定回路43には受信クロック46 が供給されず、フレーム同期検出回路は停止状態となる。

[0082]

図10は、第3の実施例におけるフレーム同期検出回路で、ハンチング状態におけるクロック停止期間内にリセット期間がある場合の動作タイミングを表わしたものである。同図(a-1)は、受信クロック46の動作タイミングを示す。同図(a-2)は、第1の受信フレームイネーブル信号121の動作タイミングを示す。同図(a-3)は、第1のゲート出力信号である同期クロック44の動作タイミングを示す。同図(a-3)は、装置内クロック53の動作タイミングを示す。同図(a-5)は、装置内FP54の動作タイミングを示す。

[0083]

同図(b-1)は、期間 130における受信クロック 460 動作タイミングの拡大図を示す。同図(b-2)は、期間 130における第10 の受信フレームイネーブル信号 121 の動作タイミングの拡大図を示す。同図(b-3)は、期間 130 における第10 がート出力信号である同期クロック 140 動作タイミングの拡大図を示す。同図(150 は、期間 130 における第150 の受信フレームイネーブル信号 150 20 の動作タイミングの拡大図を示す。同図(150 30 は、期間 150 30 における第150 30 がート 150 30 における第150 30 がート 150 30 における装置内クロック 150 30 動作タイミングの拡大図を示す。同図(150 30 は、期間 150 30 における装置内クロック 150 30 動作タイミングの拡大図を示す。同図(150 30 も、期間 150 30 における装置内 150 30 も、期間 150 40 も、知识 150

[0084]

すなわち同図(a-1)に示すように受信クロック46が入力され、同図(a - 4) および同図 (a-5) に示すタイミングで装置内クロック53および装置 内FP54が生成されているとき、装置内位相フレームカウンタ120は同図(b-2) および同図(b-4) に示すように装置内FP54をほぼ中心としてそ れぞれ" $2\delta + \alpha$ " [nsec] および" $2\delta + \alpha$ ′" [nsec] のパルス幅 の第1および第2の受信フレームイネーブル信号121、122を生成する。し たがって、ハンチング状態における期間130では、第1の受信フレームイネー ブル信号121がイネーブル状態の区間に、同図(b-3)に示すように第1の ゲート45の出力信号である同期クロック44が出力される。同様に、第2の受 信フレームイネーブル信号122がディスイネーブル状態に、同図(b-5)に 示すようにマスクリセット111が出力される。これにより、ハンチング状態に おいて、第1の受信フレームイネーブル信号121がディスイネーブル状態の区 間ではフレーム同期パタン検出回路41および状態遷移判定回路43にクロック 供給がされず、第2の受信フレームイネーブル信号122がディスイネーブル状 態の区間ではフレーム同期パタン検出回路41および状態遷移判定回路43が初 期化されることになる。しかも、期間130においてフレーム同期パタン検出回 路41および状態遷移判定回路43ではクロック供給されてからリセットが解除 されるので、安定したフレーム同期検出動作を行うことができる。

[0085]

図11は、第3の実施例におけるフレーム同期検出回路で、ハンチング状態におけるリセット期間内にクロック停止期間がある場合の動作タイミングを表わしたものである。同図(a-1)は、受信クロック46の動作タイミングを示す。同図(a-2)は、第1の受信フレームイネーブル信号121の動作タイミングを示す。同図(a-3)は、第1のゲート出力信号である同期クロック44の動作タイミングを示す。同図(a-3)は、装置内クロック53の動作タイミングを示す。同図(a-4)は、装置内クロック53の動作タイミングを示す。同図(a-5)は、装置内FP54の動作タイミングを示す。

[0086]

同図(b-1)は、期間131における受信クロック46の動作タイミングの拡大図を示す。同図(b-2)は、期間131における第1の受信フレームイネーブル信号121の動作タイミングの拡大図を示す。同図(b-3)は、期間131における第1のゲート出力信号である同期クロック44の動作タイミングの拡大図を示す。同図(b-4)は、期間131における第2の受信フレームイネーブル信号122の動作タイミングの拡大図を示す。同図(b-5)は、期間131における第3のゲート110から出力されたマスクリセット111の動作タイミングの拡大図を示す。同図(b-6)は、期間131における装置内クロック53の動作タイミングの拡大図を示す。同図(b-7)は、期間131における装置内FP54の動作タイミングの拡大図を示す。

[0087]

すなわち図10と同様に、図11 (a-1) に示すように受信クロック46が入力され、同図 (a-4) および同図 (a-5) に示すタイミングで装置内クロック53および装置内FP54 が生成されているとき、装置内位相フレームカウンタ120は同図 (b-2) および同図 (b-4) に示すように装置内FP54 をほぼ中心としてそれぞれ " $2\delta+\alpha$ " [nsec] および " $2\delta+\alpha$ " [nsec] のパルス幅の第1および第2の受信フレームイネーブル信号121、122を生成する。したがって、ハンチング状態における期間131では、第1の受信フレームイネーブル信号121がイネーブル状態の区間に、同図 (b-3) に示すように第1のゲート45の出力信号である同期クロック44が出力される

。同様に、第2の受信フレームイネーブル信号122がディスイネーブル状態に、同図(b-5)に示すようにマスクリセット111が出力される。これにより、ハンチング状態において、第1の受信フレームイネーブル信号121がディスイネーブル状態の区間ではフレーム同期パタン検出回路41および状態遷移判定回路43にクロック供給がされず、第2の受信フレームイネーブル信号122がディスイネーブル状態の区間ではフレーム同期パタン検出回路41および状態遷移判定回路43が初期化されることになる。しかも、期間131においてフレーム同期パタン検出回路41および状態遷移判定回路43では初期化の解除後にクロックが供給されるので、フレーム同期検出動作開始からフレーム同期パタンを検出するまでのクロック数を削減することができる。

[0088]

この他に、クロック供給停止後に初期化し、クロック供給開始後に初期化を解除するようなタイミングの第1および第2の受信フレームイネーブル信号を生成するようにしても、上述したいずれかの効果を得ることができる。また、その逆に、クロック供給停止前に初期化し、クロック供給開始前に初期化を解除するようなタイミングの第1および第2の受信フレームイネーブル信号を生成するようにしてもよい。同時にクロック供給および初期化動作が制御される場合を含めて、9種類の組み合わせが想定されるが、どのような組み合わせをとっても同様である。

[0089]

このように第3の実施例におけるフレーム同期検出回路では、装置内位相フレームカウンタ120により互いに異なるタイミングの第1および第2の受信フレームイネーブル信号121、122を生成し、ハンチング状態においてそれぞれ異なるタイミングでフレーム同期パタン検出回路41および状態遷移判定回路43に対してクロック供給停止および初期化を制御するようにした。これにより、例えばクロック供給を開始してから初期化して安定したフレーム同期検出動作を行ったり、リセットを解除してからクロック供給を開始して迅速なフレーム同期検出を行ったり、適宜最適な動作が可能なフレーム同期検出回路を提供することができるようになる。

[0090]

第4の実施例

[0091]

第1~第3の実施例におけるフレーム同期検出回路では、装置内位相フレームカウンタを設け、装置内FP54を中心に約"2δ+α" [nsec]のパルス幅の受信フレームイネーブル信号を生成し、これによって特定されるタイミングでクロック供給を停止したり、回路自体を強制的に初期化することによって、ハンチング状態における消費電力の低減を図るようにしていたが、これに限定されるものではない。第4の実施例におけるフレーム同期検出回路では、クロック供給は止めず、受信データ自体を固定化するようにしている。

[0092]

図12は、第4の実施例におけるフレーム同期検出回路の構成の概要を表わしたものである。ただし、図1に示す第1の実施例におけるフレーム同期検出回路と同一部分には同一符号を付し、適宜説明を省略する。第4の実施例におけるフレーム同期検出回路と同様に、フレーム同期ペン検出回路41と、受信側フレームカウンタ42と、状態遷移判定回路43と、装置内位相フレームカウンタ51とを備えている。第4の実施例におけるフレーム同期検出回路が第1の実施例におけるフレーム同期検出回路と異なる点は、第5のゲート135を備え、第2のゲート47の出力信号48と受信データ40との間で論理積演算されたマスクデータ136が、受信データ40に代えてフレーム同期パタン検出回路41に入力されている点である。したがってフレーム同期パタン検出回路41に入力されている点である。したがってフレーム同期パタン検出回路41および状態遷移判定回路43には、同期クロック44に代えて、受信クロック46がそのまま入力されている。

[0093]

これにより、ハンチング状態信号49にかかわらず、受信フレームイネーブル信号52がイネーブル状態である " $2\delta + \alpha$ " [nsec] の期間では、第2のゲート47が出力する出力信号48は論理レベル "H"で第5のゲート135に対して供給されるため、フレーム同期パタン検出回路41および状態遷移判定回路43には受信データ40がそのまま供給される。また、ハンチング状態信号4

9によりハンチング状態ではなく、受信フレームイネーブル信号52がディスイネーブル状態の区間でも、第2のゲート47が出力する出力信号48は論理レベル "H"で第3のゲート135に対して供給されるため、フレーム同期パタン検出回路41および状態遷移判定回路43には受信データ40がそのまま供給される。一方、ハンチング状態信号49によりハンチング状態であって、受信フレームイネーブル信号52がディスイネーブル状態の区間では、第2のゲート47が出力する出力信号48は論理レベル "L"で第3のゲート135に対して供給されるため、フレーム同期パタン検出回路41および状態遷移判定回路43には受信データ40が論理レベル "L"に固定されて供給される。

[0094]

このように第4の実施例におけるフレーム同期検出回路では、ハンチング状態のときには受信フレームイネーブル信号52によってイネーブル状態にあるときのみ同期データをフレーム同期パタン検出回路41および状態遷移判定回路43に供給し、ハンチング状態で受信フレームイネーブル信号52がディスイネーブル状態にあるときは受信データを固定値にするようにした。これにより、受信データが固定化された第4の実施例におけるフレーム同期検出回路の各組み合わせ回路の消費電力をほぼ"0"にすることができるが、フレーム同期パタン検出回路41におけるシフトレジスタや状態遷移判定回路43の状態レジスタ等のフリップフロップのクロックラインが常時動作するため、第1の実施例におけるフレーム同期検出回路に比べて消費電力の低減効果は小さい。しかしながら、クロックラインにより供給される受信クロック46を基準にタイミング検証を行うため、クロックラインにゲートが挿入されない点で回路設計工程やレイアウト検証工程におけるタイミング検証が簡素化し、検証工数を削減するとともに、検証精度を向上させることができるようになる。

[0095]

第5の実施例

[0096]

第4の実施例におけるフレーム同期検出回路では、クロック供給は止めず、受信データ自体を固定化するようにしていたが、これに限定されるものではない。

第5の実施例におけるフレーム同期検出回路では、クロック供給は止めず、回路 全体をリセットして回路全体の動作を停止させるようにしている。

[0097]

図13は、第5の実施例におけるフレーム同期検出回路の構成の概要を表わしたものである。ただし、図12に示す第4の実施例におけるフレーム同期検出回路と同一部分には同一符号を付し、適宜説明を省略する。第5の実施例におけるフレーム同期検出回路は、第4の実施例におけるフレーム同期検出回路と同様に、フレーム同期パタン検出回路41と、受信側フレームカウンタ42と、状態遷移判定回路43と、装置内位相フレームカウンタ51とを備えている。第5の実施例におけるフレーム同期検出回路が第4の実施例におけるフレーム同期検出回路と異なる点は、第6のゲート140を備え、第2のゲート47の出力信号48の否定論理とリセット50との間で論理和演算されたマスクリセット141が、リセット50に代えてフレーム同期パタン検出回路41および状態遷移判定回路43に入力されている点で異なる。

[0098]

これにより、ハンチング状態信号49にかかわらず、受信フレームイネーブル信号52がイネーブル状態である"28+α" [nsec]の期間では、第2のゲート47が出力する出力信号48は論理レベル"H"で第6のゲート140に対して供給されるため、フレーム同期パタン検出回路41および状態遷移判定回路43はリセット50の状態に応じてリセットされる。また、ハンチング状態信号49によりハンチング状態ではなく、受信フレームイネーブル信号52がディスイネーブル状態の区間でも、第2のゲート47が出力する出力信号48は論理レベル"H"で第6のゲート140に対して供給されるため、フレーム同期パタン検出回路41および状態遷移判定回路43は、リセット50の状態に応じてリセットされる。一方、ハンチング状態信号49によりハンチング状態であって、受信フレームイネーブル信号52がディスイネーブル状態の区間では、第2のゲート47が出力する出力信号48は論理レベル"L"で第6のゲート140に対して供給されるため、フレーム同期パタン検出回路41および状態遷移判定回路43は強制的にマスクリセット141によりリセットされる。

[0099]

このように第5の実施例におけるフレーム同期検出回路では、ハンチング状態のときには受信フレームイネーブル信号52によってディスイネーブル状態にあるときは、フレーム同期パタン検出回路41および状態遷移判定回路43を強制定期にリセットする。これにより、第5の実施例におけるフレーム同期検出回路の各組み合わせ回路の消費電力をほぼ"0"にすることができるが、フレーム同期パタン検出回路41におけるシフトレジスタや状態遷移判定回路43の状態レジスタ等のフリップフロップのクロックラインが常時動作するため、第1の実施例におけるフレーム同期検出回路に比べて消費電力の低減効果は小さい。しかしながら、クロックラインにより供給される受信クロック46を基準にタイミング検証を行うため、クロックラインにゲートが挿入されない点で回路設計工程やレイアウト検証工程におけるタイミング検証が簡素化し、検証工数を削減するとともに、検証精度を向上させることができるようになる。

[0100]

第6の実施例

[0101]

第1~第5の実施例ではフレーム同期検出回路内で、動作制御を行って消費電力の低減を図るようにしていたが、これに限定されるものではない。第6の実施例では、フレーム同期検出回路の前段に接続されるビット同期回路の停止制御を行うことで消費電力の低減を図る。

[0102]

図14は、第6の実施例におけるフレーム同期検出回路が適用されたフレーム同期検出システムの構成の概要を表わしたものである。第6の実施例では、フレーム同期パタン検出回路41と受信側フレームカウンタ42と状態遷移判定回路43とからなるフレーム同期検出回路150と、第3の実施例と同様の装置内位相フレームカウンタ120とを備えている。第6の実施例では、フレーム同期検出回路150の前段にビット同期回路151が接続されている。このビット同期回路151は、上述したように受信データ152からデータ153およびクロック154を抽出する。また、ビット同期回路151は、イネーブル信号155が

入力されており、このイネーブル信号 1 5 5 の状態によって内部回路の動作停止 制御が行われるようになっている。

[0103]

ビット同期回路151で抽出されたデータ153は、フレーム同期検出回路150において受信データ40として入力される。ビット同期回路151で抽出されたクロック154は、フレーム同期検出回路150において受信側フレームカウンタに対する受信クロック46として入力されるとともに、第7のゲート156に対して入力される。第7のゲート156の出力信号157は、フレーム同期検出回路150においてフレーム同期パタン検出回路および状態遷移判定回路に対するクロック信号として入力される。

[0104]

フレーム同期検出回路150は、上述したハンチング状態信号49を出力し、それぞれ第2のゲート47および第4のゲート123に供給される。第2のゲート47は、装置内位相フレームカウンタ120から出力された第1の受信フレームイネーブル信号121と、ハンチング状態信号49の否定論理との間で論理和演算したイネーブル信号155を出力する。第4のゲート123は、装置内位相フレームカウンタ120から出力された第2の受信フレームイネーブル信号122と、ハンチング状態信号49の否定論理との間で論理和演算した出力信号158と出力する。この出力信号158は、第7のゲート156に入力される。第7のゲート156は、クロック154と、出力信号158との間の論理積演算した出力信号157を生成する。

[0105]

第6の実施例では、ハンチング状態で、各受信フレームイネーブル信号の状態に応じて、ビット同期回路の動作自体を停止させたり、フレーム同期検出回路150に供給されるクロック154をマスクすることによって、消費電力を低減している。特に、出力信号158によりクロック154のマスクを解除してからイネーブル信号155によりビット同期回路151の動作を開始させるようにすることで、立ち上げ直後に鈍るクロック信号を除去し、安定動作を実現することができる。

[0106]

ここでは、フレーム同期検出回路150として、第1〜第5の実施例で説明したように回路内部でクロック供給停止、リセット制御や受信データの固定化を行うフレーム同期検出回路であってもよい。

[0107]

なお、第1~第6の実施例で説明した回路内部でクロック供給停止、リセット制御、受信データの固定化あるいは前段のビット同期回路151の停止制御を2つ以上組み合わせて構成するようにすれば、消費電力の低減効果を高めることができる。

[0108]

またクロック供給停止やリセット制御範囲として、フレーム同期検出回路内部の一部分、例えば状態遷移判定回路のみといったように制限するようにしても、消費電力の低減を図ることができる。どのようにこれらを組み合わせ、あるいはどの部分に適用するかは、フレーム同期検出回路の適用分野に応じて適宜適切に選択されるべきものである。

[0109]

【発明の効果】

以上説明したように請求項1記載の発明によれば、ハンチング状態においてフレーム同期検出回路の動作区間を " $2\delta + \alpha$ " [nsec] にのみ限定させることができるので、1フレーム周期を " τ " [nsec] としたときのフレーム同期検出回路の動作割合は " $(2\delta + \alpha)/\tau$ " とすることができる。特にCMO Sプロセスにより製造されたLSIでは、消費電力が動作周波数に比例するため、ハンチング状態における消費電力を " $(2\delta + \alpha)/\tau$ " とすることが可能となる。

[0110]

また請求項2記載の発明によれば、回路動作に支障はなく、例えばクロック供給を停止した場合にノイズ等による誤動作に伴うデッドロックを回避して効果的にハンチング状態における消費電力を低減することができる。

[0111]

特2000-004581

さらに請求項3記載の発明によれば、例えばクロック供給を開始してから初期 化して安定したフレーム同期検出動作を行ったり、リセットを解除してからクロック供給を開始して迅速なフレーム同期検出を行ったり、適宜最適な動作が可能 なフレーム同期検出回路を提供することができるようになる。

[0112]

さらにまた請求項4または請求項5記載の発明によれば、フレーム同期検出回路の各組み合わせ回路の消費電力をほぼ"0"にすることができるとともに、クロックラインにゲートが挿入されない点で回路設計工程やレイアウト検証工程におけるタイミング検証が簡素化し、検証工数を削減するとともに、検証精度を向上させることができるようになる。

[0113]

さらにまた請求項6記載の発明によれば、前段に接続された回路動作を停止させることによって、フレーム同期検出回路の組み合わせ回路部の消費電力をほぼ "0"に低減することができる。

[0114]

さらに請求項7記載の発明によれば、回路停止制御手段による回路停止解除する順番として、フレーム同期検出動作のタイミングの停止を解除してから前段に接続された回路の停止を解除するようにしたので、立ち上げ直後に鈍るタイミング信号を除去し、安定動作を実現することができる。

[0115]

さらに請求項8記載の発明によれば、ハンチング状態におけるクロック動作に 伴う消費電力を低減することができる。

【図面の簡単な説明】

【図1】

第1の実施例におけるフレーム同期検出回路の構成の概要を示すブロック図である。

【図2】

第1の実施例におけるフレーム同期パタン検出回路の構成要部を示すブロック 図である。

【図3】

第1の実施例における状態遷移判定回路で状態判定を行うための状態遷移図で の概要を示す説明図である。

【図4】

第1の実施例における装置内位相フレームカウンタの構成要部を示すブロック 図である。

【図5】

第1の実施例におけるフレーム同期検出回路のハンチング状態の動作タイミングを示すタイミング図である。

【図6】

第1の実施例におけるフレーム同期検出回路でハンチング状態から同期状態に 移行するときの動作タイミングを示すタイミング図である。

【図7】

第1の実施例におけるフレーム同期検出回路で同期状態からハンチング状態に 移行するときの動作タイミングを示すタイミング図である。

【図8】

第2の実施例におけるフレーム同期検出回路の構成の概要を示すブロック図で ある。

【図9】

第3の実施例におけるフレーム同期検出回路の構成の概要を示すブロック図である。

【図10】

第3の実施例におけるフレーム同期検出回路でハンチング状態におけるクロック停止期間内にリセット期間がある場合の動作タイミングを示すタイミング図である。

【図11】

第3の実施例におけるフレーム同期検出回路でハンチング状態におけるリセット期間内にクロック停止期間がある場合の動作タイミングを示すタイミング図である。

【図12】

第4の実施例におけるフレーム同期検出回路の構成の概要を示すブロック図である。

【図13】

第5の実施例におけるフレーム同期検出回路の構成の概要を示すブロック図で ある。

【図14】

第6の実施例におけるフレーム同期検出回路が適用されたフレーム同期検出システムの構成の概要を示すブロック図である。

【図15】

フレーム同期検出回路が適用されたSDH伝送装置の構成の概要を示す構成図である。

【図16】

クロスコネクト部の構成要部を示すブロック図である。

【図17】


SDH伝送装置におけるSDH伝送信号の動作タイミングを示すタイミング図である。


【符号の説明】

- 40 受信データ
- 41 フレーム同期パタン検出回路
- 42 受信側フレームカウンタ
- 43 状態遷移判定回路
- 44 同期検出クロック
- 45 第1のゲート
- 46 受信クロック
- 47 第2のゲート
- 48 出力信号
- 49 ハンチング状態信号
- 50 リセット


特2000-004581

- 51 装置内位相フレームカウンタ
- 52 受信フレームイネーブル信号
- 53 装置内クロック
- 5 4 装置内FP







【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】



【図10】



【図11】



【図12】 ,135 41 ر 43 ر 40 _ フレーム 状態遷移 136 同期パタン 判定回路 検出回路 46 ,42 48 .49 受信側フレームカウンタ 50_ 47 52 **5**1 5<u>3</u> 装置内位相フレームカウンタ 54 【図13】 41 43 40_ フレーム 状態遷移 同期パタン 判定回路 46 検出回路 140 **50**. 42 141 49ر 受信側フレームカウンタ 48ر

53、

54


装置内位相フレームカウンタ

47


,51

52ر


【図14】



【図15】




【図16】



【図17】



- (b-1) 第1のIF盤FP
- (b-2) 第2のIF盤FP
- (b-3) 第3のIF盤FP
- (b-4) 装置内FP
- (c-1) 第1のIF盤FP
- (c-2) 第2のIF盤FP
- (c-3) 第3のIF盤FP
- (c-4) 装置内FP
- (d)装置内クロック
- (e-1) 第1のIF盤FP
- (e-2) 第2のIF盤FP
- (e-3) 第3のIF盤FP
- (e-4) 装置内FP



【書類名】 要約書

【要約】

【課題】 ハンチング状態において消費電力の増加を抑えるフレーム同期検出 回路を提供する。

【解決手段】 フレーム同期パタン検出回路41、受信側フレームカウンタ42および状態遷移判定回路43からなるフレーム同期検出回路に、装置内位相フレームカウンタ51を設け、装置内FP54を中心に"28+α" [nsec]のパルス幅の受信フレームイネーブル信号52を生成させる。そして、状態遷移判定回路43によりフレーム同期パタンが見つからずに探している状態であるハンチング状態のときには、この受信フレームイネーブル信号52によってイネーブル状態にあるときのみ同期クロックをフレーム同期パタン検出回路41および状態遷移判定回路43に供給する。

【選択図】 図1

特2000-004581

認定・付加情報

特許出願の番号

特願2000-004581

受付番号

50000023816

書類名

特許願

担当官

第八担当上席 0097

作成日

平成12年 1月14日

<認定情報・付加情報>

【提出日】

平成12年 1月13日

出願人履歴情報

識別番号

[000004237]

1. 変更年月日

1990年 8月29日

[変更理由]

新規登録

住 所

東京都港区芝五丁目7番1号

氏 名

日本電気株式会社